Performance Evaluation of Parallel Packet-Processing Architectures Using SystemC-based Modeling and Refinement (Berichte aus der Elektrotechnik)
Tuotteen numero: 259399970

Performance Evaluation of Parallel Packet-Processing Architectures Using SystemC-based Modeling and Refinement (Berichte aus der Elektrotechnik)

Tuotteen numero: 259399970

€ 316

Hintatiedot

Ei sisällä toimitus- ja tullimaksuja ( Toimitus- ja tullimaksut lasketaan kassalla )

*Kaikki tuotteet tuodaan maasta TR

Varastossa
tr Tuotu myymälästä paikasta Turkey

Määrä:

Varastossa jäljellä enää 3 tuotetta.
Tilaa nyt ja saat sen noin Monday, Marraskuu 09
Tärkeimmät logistiikkakumppanimme
  • fedex
  • dhl
Näytä lisää
buy now pay later

Osta nyt, maksa myöhemmin

fast shipping

Fast
Shipping

free return

Ilmainen
palautus*

Pakattu turvallisesti

Pakattu turvallisesti

100-prosenttisesti alkuperäistuotteita

100-prosenttisesti alkuperäistuotteita

pci-dss

PCI DSS Compliance

iso certified

ISO 27001 Certified


paypal payment
visa payment
mastercard payment
klarna payment
Note: Step Down Voltage Transformer required for using electronics products of Turkki store (230 V). Recommended power converters Osta nyt.

Tuotteen yksityiskohdat

Osta Performance Evaluation of Parallel Packet-Processing Architectures Using SystemC-based Modeling and Refinement (Berichte aus der Elektrotechnik) verkossa parhaaseen hintaan Suomi. 3832258825
  • Network nodes, such as broadband access components, are facing new design challenges due to recent trends in applications and technologies. Stringent constraints on platform costs, performance, and power dissipation increasingly require novel programmable application-specific multi-processor architectures to be deployed. Early design space exploration is required to build a proper hardware platform. Multiple processing elements and on-chip interconnects need to be integrated. As complexity grows there is a demand to efficiently evaluate the performance of the complete system. Due to the complexity and heterogeneity it is no longer feasible to start with a model at the register-transfer level. Abstractions must be found to allow performance evaluation even in the concept phase of the design flow.A system-level performance evaluation framework is required to explore multi-processor architectures and to quantitatively evaluate different design alternatives. Due to a lack of these frameworks, today’s architectures exhibit overprovisioning of resources instead of configurability in general or reconfigurability at run-time. This leads to systems that are either designed too pessimistically in order to meet all traffic requirements or too optimistically due to inaccurate approximations of resource utilizations caused by non-deterministic real-life workload.Multi-processor architectures can address non-deterministic workload by reconfigurability that can be expressed, e. g., by load balancing. Thereby, workload is distributed among a number of processing resources. Several approaches exist to exploit load balancing of computing resources within a System-on-Chip (SoC). However, complex network nodes consist of several SoCs and their complexity prevents a quantitative evaluation of system-level load balancing at low abstractions.The above issues are concerned with two main contributions that can be summarized as follows:1. A system-level performance evaluation framework, named SystemQ, isintroduced that provides a high abstraction, i. e. performance abstraction. SystemQ is based on queuing theory and implemented using SystemC. It therefore provides modeling at multiple abstractions and enables a refinement path between these abstractions. 2. A disciplined approach to system-level load balancing in systems consisting of several systems-on-chip is motivated. The advantages of this approach are compared quantitatively with SoC-local load balancing by using the SystemQ framework.This thesis reveals how to use the performance evaluation framework in order to efficiently model and simulate load balancing of multi-SoC platforms. The results of this work will eventually influence the design of future SoC platform architectures by means of improved performance and economical deployment of resources. Daha fazla göster
YayıncıShaker
Yayınlanma Tarihi1 Şubat 2007
Baskı1.
Dilİngilizce
ISBN-103832258825
ISBN-13978-3832258825
Boyutlar14.9 x 1.4 x 20.9 cm

TUOTEKUVAUS.

Performance Evaluation of Parallel Packet-Processing Architectures Using SystemC-based Modeling and Refinement (Berichte aus der Elektrotechnik)

Onko sinulla kysyttävää? Keskustele kanssamme

Asiakkaiden kysymykset ja vastaukset

  • kysymys: Kuinka tehdä ostoksia Performance Evaluation of Parallel Packet-Processing verkossa Ubuysta?

    vastaus: On helppoa ostaa Performance Evaluation of Parallel Packet-Processing verkossa Ubuysta.. Sinun tarvitsee vain etsiä tuote, valita toimitustapasi kassalla ja saada se toimitettuna sijaintiisi.
  • kysymys: Onko Performance Evaluation of Parallel Packet-Processing saatavilla verkossa ostoksille kohteessa Finland?

    vastaus: Kyllä, Ubuyssa Finland tämä tuote on saatavillasi ostoksille kohtuulliseen hintaan.. Performance Evaluation of Parallel Packet-Processing ei ole saatavilla paikallisesti, mutta voit luottaa meihin pikalähetyspalvelumme.
  • kysymys: Kuinka kauan tuotteen saaminen kestää tilauksen tekemisen jälkeen?

    vastaus: Tilaamasi tuotteen toimitusaika vaihtelee tilaamasi tuotteen ja valitsemasi toimitustavan mukaan.. Arvioitu toimitusaika mainitaan kassalla, joten ole huoleton ostaessasi.

İngilizce Baskı Sören Sonntag Format: Kağıt Kapak Editorial Review

Toimituksellisia arvosteluja ei löytynyt

Asiakkaiden arvostelut ja arvosanat

5.0
1 asiakkaiden arvosanat
  • 5 tähteä
    100%
  • 4 tähteä
    0%
  • 3 tähteä
    0%
  • 2 tähteä
    0%
  • 1 tähteä
    0%

Arvostele tämä tuote

Jaa ajatuksesi muille asiakkaille

Tuotteen hintahistoria

Tärkeitä tietoja

  • Rajoitukset: Kansainvälisesti toimitettujen tuotteiden kohdalla tulee ottaa huomioon, ettei valmistajan takuu välttämättä ole voimassa, etteivät valmistajan huoltovaihtoehdot välttämättä ole käytettävissä, etteivät tuotteen ohjekirjat, oppaat ja turvallisuusvaroitukset välttämättä ole kohdemaan kielellä, ettei tuotteita (ja niiden oheismateriaalia) ole välttämättä suunniteltu vastaamaan kohdemaan standardeja, teknisiä tietoja ja merkintävaatimuksia ja etteivät tuotteet välttämättä vastaa kohdemaan jännitettä ja muita sähköstandardeja (jolloin ne saattavat tarvittaessa vaatia sovittimen tai muuntimen käyttöä). Vastaanottaja on vastuussa sen varmistamisesta, että tuote voidaan toimittaa kohdemaahan laillisesti. Kun vastaanottaja tekee tilauksen Ubuysta tai sen kumppanuusyhtiöiltä, hän on myös rekisteröity maahantuoja ja hänen tulee noudattaa kaikkia kohdemaan lakeja ja säädöksiä.
  • Kaikki Ubuyssa listatut tuotteet eivät ole myytävänä, koska Ubuy on maailmanlaajuinen hakukone. Tuotteisiin kohdistuu vienti- ja myyntisäännöksiä.